（单选题）
在进行数字电路的可测试性设计时，下面说法错误的是（）。
A设计上应避免“线或”逻辑
B所有不同相位和频率的时钟都应来自单一主时钟
C数字电路应设计成主要以异步逻辑电路为基础的电路
D电路应初始化到一明确的状态，以便确定测试的方法
正确答案
答案解析
略
相似试题
（单选题）
下面对利用原理图输入设计方法进行数字电路系统设计，哪一种说法是正确的（）。
（判断题）
数字万用表对任何类型的电路均可测试，因为万用表内部都有一个大于10MΩ的电阻。（）
（简答题）
某数字电路输入端低电平有效，试设计一个按键电路给该数字电路输入端提供信号。
（判断题）
用数字万用表检测在线电阻时，应关闭被测电路的电源，并使被测电路中的电容放完电，才能进行测量。（）
（单选题）
在对动力CAN总线系统进行检测时，用万用表可测得在一端发生断路情况下的总的终端电阻为（）欧。
（单选题）
在对动力CAN总线系统进行检测时，用万用表可测得在两端发生短路情况下的总的终端电阻为（）欧。
（判断题）
用窗函数法进行FIR数字滤波器设计时，加窗会造成吉布斯效应。
（简答题）
ZPW－2000A/K轨道电路使用内屏蔽数字电缆应符合哪些设计规定？
（单选题）
下面关于业主项目部在设计管理工作中说法×误的是（）
