（单选题）
在VHDL中，可以用语句（）表示检测clock下降沿。
Aclock’event
Bclock’eventandclock=’1’
Cclock=’0’
Dclock’eventandclock=’0’
正确答案
答案解析
略
相似试题
（单选题）
在VHDL的并行语句之前，可以用（）来传送往来信息。
（单选题）
在VHDL的端口声明语句中，用（）声明端口为输入方向。
（单选题）
在VHDL的端口声明语句中，用（）声明端口为具有读功能的输出方向
（单选题）
在VHDL中，PROCESS本身是（）语句。
（填空题）
在VHDL中，PROCESS本身是（）语句。
（填空题）
在VHDL的端口声明语句中，端口方向包括（）、（）、（）和（）。
（单选题）
在VHDL中，PROCESS结构内部是由（）语句组成的。
（单选题）
在VHDL语言中，下列对进程（PROCESS）语句的语句结构及语法规则的描述中，不正确的是（）。
（单选题）
在VHDL的CASE语句中，条件句中的“=>”不是操作符号，它只相当与（）作用。
