（单选题）
正边沿触发器在（）时，输出端的逻辑状态会发生改变（即触发有效）。
A输入逻辑电平改变
BCP脉冲从低电平变成高电平
CCP脉冲从高电平变成低电平
D高电平
正确答案
答案解析
略
相似试题
（简答题）
画出图题所示的边沿D触发器输出Q端的波形，CLK的波形如图所示。（设Q初始状态为0）
（简答题）
画出图所示的边沿触发D触发器输出端Q端的波形，输入端D与CLK的波形如图所示。（设Q初始状态为0）
（判断题）
对边沿JK触发器，在CP为高电平期间，当J=K=1时，状态会翻转一次。
（判断题）
对边沿JK触发器，在CP为高电平期间，当J=K=1时，状态会翻转一次。
（填空题）
触发器有（）个稳定状态，通常用（）端的输出状态来表示触发器的状态。
（简答题）
试画出图所示触发器输出Q端的波形，CLK的波形如图所示。（设Q初始状态为0）
（简答题）
画出图所示的JK触发器输出端Q端的波形，CLK的波形如图所示。（设Q初始状态为0）
（简答题）
试画出图所示电路中触发器输出Q1、Q2端的波形，CLK的波形如图所示。（设Q初始状态为0）
（简答题）
试画出图所示电路中触发器输出Q1、Q2端的波形，输入端CLK的波形如图所示。（设Q初始状态为0）
