2.存在冒险
。 （简答题）
分析下图所示的组合逻辑电路 1.画出输出F对输入Z的定时关系图（假定输入X和Y都保持高电平，且每个门电路都有一个单位时间的延迟）； 2.判定该电路是否存在有静态冒险问题，如果存在静态冒险，请消除它。 
正确答案
1.图中红线
2.存在冒险
。
2.存在冒险
。 答案解析
略
相似试题
（简答题）
分析下图所示的时序逻辑电路： （1）写出电路的驱动方程、状态方程和输出方程； （2）画出电路的状态转换图； （3）指出电路能否自启动。
（简答题）
分析下图所示的时序逻辑电路，设触发器的初态为Q1=Q0=0
（简答题）
分析下图所示的时序逻辑电路，设触发器的初态为Q1=Q0=0
（简答题）
分析下图所示的时序逻辑电路，设触发器的初态为Q1=Q0=0
（简答题）
分析下图所示的时序逻辑电路，设触发器的初态为Q1=Q0=0
（简答题）
分析下图所示电路的逻辑功能。画出状态转换图。
（简答题）
分析图所示的电路。写出驱动方程、状态方程、输出方程，画出状态表和状态图，并说明是何种状态机。
（简答题）
分析下图所示的时序逻辑电路，设触发器的初态为Q1=Q0=0
（简答题）
分析图所示时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出状态转换图和时序图。
