（判断题）
D触发器是在时钟信号作用下实现其逻辑功能的。
A对
B错
正确答案
答案解析
略
相似试题
（判断题）
由于移位寄存器各级触发器是在同一时钟作用下发生状态转移，所以是同步时序逻辑电路。
（单选题）
对于上升沿触发的D触发器，若D＝0，当时钟CP由0变为1时，触发器的状态Q为（）。
（单选题）
对于下降沿触发的D触发器，当时钟CP由1变为0时，触发器的状态Q由0变为1，则该触发器的输入端D为（）。
（单选题）
一个只有单端输入的边沿触发器，输入信号为0，原来所处状态Q=1，在时钟信号改变时，触发器状态Q变为0，则该触发器为（）。
（单选题）
对于上升沿触发的JK触发器，假设其原来所处的状态Q＝0。现J＝0，K＝0，当时钟CP由0变为1时，触发器的状态Q变为（）。
（判断题）
组合逻辑电路的设计，就是如何根据逻辑功能的要求及器件资源情况，设计出实现该功能的最佳电路。
（单选题）
JK触发器在J=K=1时，其功能为（）。
（判断题）
同步计数器是将计数脉冲同时输入到各级触发器，当输入计数时钟脉冲触发时，各级触发器的状态同时发生转移。
（判断题）
在外加脉冲的作用下，单稳态触发器可以从一个稳定状态翻转到一个暂稳态。
