（简答题）
用VHDL/VeilogHDL语言开发可编程逻辑电路的完整流程。
答案解析
（单选题）
在VHDL的CASE语句中，条件句中的“=>”不是操作符号，它只相当与（）作用。
VHDL操作符有哪几种类型？
试比较C语言和VHDL语言的区别。
（填空题）
VHDL语言的库可以分为（）、（）、（）
VHDL语言中变量定义的位置是（）。
VHDL语言中信号定义的位置是（）。
1987标准的VHDL语言对大小写是（）。
简述VHDL语言的用途及其电路描述风格？
