首页学历类考试大学计算机科学
(简答题)

一个典型的存储器读/写周期由几个时钟周期所组成?

正确答案

一个典型的存储器读/写周期由T1、T2、T3和T4 4个时钟周期组成。

答案解析

相似试题

  • (简答题)

    一个典型的I/O读/写周期由几个时钟周期所组成?

    答案解析

  • (简答题)

    考虑以下两种总线:总线1是64位数据和地址复用的总线。能在一个时钟周期中传输一个64位的数据或地址。任何一个读写操作总是先用一个时钟周期传送地址,然后有2个时钟周期的延迟,从第四时钟周期开始,存储器系统以每个时钟2个字的速度传送,最多传送8个字。总线2是分离的32位地址和32位数据的总线。读操作包括:一个时钟周期传送地址,2个时钟周期延迟,从第四周期开始,存储器系统以每时钟1个字的速度传输最多8个字。对于写操作,在第一个时钟周期内第一个数据字与地址一起传输,经过2个时钟周期的延迟后,以每个时钟1个字的速度最多传输7个余下的数据字。假定进行60%的读操作和40%的写操作。在以下两种情况下,求这两种总线和存储器能提供的带宽。 ①只进行单数据字的传输。 ②所有的传输都是8个字的数据块。

    答案解析

  • (简答题)

    假设某存储器总线采用同步通信方式,时钟频率为50MHz时钟,每个总线事务以突发方式传输8个字,以支持块长为8个字的Cache行读和Cache行写,每字4字节。对于读操作,访问顺序是1个时钟周期接受地址,3个时钟周期等待存储器读数,8个时钟周期用于传输8个字。对于写操作,访问顺序是1个时钟周期接受地址,2个时钟周期延迟,8个时钟周期用于传输8个字,3个时钟周期恢复和写入纠错码。对于以下访问模式,求出该存储器读/写时在存储器总线上的带宽。 ①全部访问为连续的读操作; ②全部访问为连续的写操作; ③65%的访问为读操作,35%的访问为写操作。

    答案解析

  • (简答题)

    总线周期的含义是什么?8086/8088的基本总线周期由几个时钟组成?如果一个CPU的时钟频率为24MHz,那么,它的一个时钟周期为多少?一个基本总线周期为多少?

    答案解析

  • (简答题)

    8086读/写总线周期各包括最少几个时钟周期?什么情况下需要插入等待周期TW?插入多少个TW取决于什么因素?

    答案解析

  • (简答题)

    8086基本总线周期由几个时钟周期构成?其中各时钟周期分别完成什么基本操作?

    答案解析

  • (简答题)

    总线周期的含义是什么?8088/8086基本总线周期由几个时钟周期组成?

    答案解析

  • (简答题)

    “8086执行了一个总线周期”是指8086做了哪些可能的操作?基本总线周期如何组成?在一个典型的读存储器总线周期中,地址信号、ALE信号、/RD信号、数据信号分别在何时产生?

    答案解析

  • (简答题)

    试比较存储器读周期和写周期的差别。

    答案解析

快考试在线搜题