某机字长16位，CPU地址总线18位，数据总线16位，存储器按字编址，CPU的控制信号线有：MREQ#（存储器访问请求，低电平有效），R/W#（读写控制，低电平为写信号，高电平为读信号）。试问：【＊＊，★，包捷5.2，编号3.3，3.5.2】

该机可以配备的最大主存容量为（）。

该机主存采用64K×1位的DRAM芯片（内部为4个128×128阵列）构成最大主存空间，则共需（）个芯片；若采用异步刷新方式，单元刷新间隔为2ms，则刷新信号的周期为（）。

若为该机配备2K×16位的Cache，每块8字节，采用2路组相联映象，试写出对主存地址各个字段的划分（标出各个字段的位数）；若主存地址为462EH，则该地址可映象到Cache的哪一组？

正确答案

a. 确定地址的位数:18 位
因为地址总线是 18 位
b. 确定块内偏移：2 位 块的大小：8 字节。
因为存储器地址是按“字”编址（即一个地址管理一个字），“字”是 16 位=2 字节。所以，块的大小为 8B/2=4 字=2²字，块内偏移为 2位。
c. 确定组索引位数：8 位
Cache 的容量：8K*16bit=2¹⁷bit=2¹⁴B
块的大小（即行的大小）：8B=23B
则，行数=Cache 的容量/块的大小=2¹⁴/2³=2⁹
因为“采用 2 路组相联映象”，所以，组数=行数/2=2⁹/2=2⁸，组索引需要8位。
d. 确定标记位数：8位
标记位数=18-组索引位数-块内偏移位数=18-8-2=8位
e.462EH映射到哪一组？
主存地址462EH＝0100 0110 0010 1110 划分为：

组索引号为：“10 0010 11Ｂ”＝”139”组

已知该机已有8K×16位的ROM存储器，地址处于主存的最高端；现在再用若干个16K×8位的SRAM芯片形成128K×16位的RAM存储区域，起始地址为00000H，假设SRAM芯片有CS#（片选，低电平有效）和WE#（写使能，低电平有效）信号控制端；试写出RAM、ROM的地址范围，并画出SRAM、ROM与CPU的连接图，请标明SRAM芯片个数、译码器的输入输出线、地址线、数据线、控制线及其连接。

正确答案

A.ROM的地址范围
地址为18位，按字（16位）寻址。
R.OM的大小是8K*16bit=2¹³字，则地址数是2¹³个（2000H）。
R.OM处于主存的最高端，地址范围（按十六进制计算）：X~3FFFF
3FFFF－X=地址数－1，X＝40000－地址数，40000－2000＝3E000
所以，地址范围是3E000~3FFFF
B.SRAM的地址范围
S.RAM的大小是128K*16位＝2¹⁷字，则地址数是2¹⁷个（20000H）
S.RAM处于主存的最低端，地址范围（按十六进制计算）：00000~Y
Y.00000＝地址数－1，Y＝20000－1＝1FFFF。
所以，地址范围是00000~1FFFF
C.SRAM的片数
片数＝总容量/片大小//单位统一，采用“位”
片数＝（128K*16）/（16K*8）=（2¹⁷*2⁴）/（2¹⁴*2³）=2²¹/2¹⁷=24=16
d. 使用 3：8 译码器实现
使用 4：16 译码器实现