A对
B错
（判断题）
超前进位加法器比串行进位加法器速度慢。
答案解析
（单选题）
8位串行进位加法器由（）
并行加法器采用超前进位的目的是简化电路结构。
加法运算带进位的是（）。
加法指令将影响进位标志位C，而减法指令将不影响进位标志位C。（）
在80C51单片机中，在不带进位加法ADD指令中，当（）时，溢出标志位OV=1。
既考虑低位进位，又考虑向高位进位，应选应（）。
全加器是指（）的二进制加法器。
寄存器、编码器、译存器、加法器都是组合电路逻辑部件。
