（单选题）
在Verilog HDL的逻辑运算中，设A=8`b11010001，B=8`b00011001，则表达式”A^B”的结果为（）。
A8`b00010001
B8`b11011001
C8`b11001000
D8`b00110111
正确答案
答案解析
略
相似试题
（判断题）
在逻辑运算中，“与”逻辑的符号级别最高。
（判断题）
在逻辑运算中，逻辑值1大于逻辑值0。（）
（单选题）
在VerilogHDL模块的I/O声明中，用来声明端口数据流动方向的关键字包括（）。
（单选题）
在以下输入情况中，“或非”运算的结果为逻辑1的是（）
（单选题）
图T5．1所示比例运算电路中，设A为理想运算放大器，已知运算放大器最大输出电压U0M＝±12V，当uI=1V时，则输出电压u0为（）V。
（填空题）
TMS320C54x的算术逻辑运算单元ALU的输出为（）位，被送往累加器A或B.
（填空题）
逻辑代数中的三种基本的逻辑运算是（）运算、（）运算和（）运算。
（简答题）
在逻辑运算中，能把所有可能条件组合及其结果一一对应列出的表格称为什么？
（填空题）
C54x DSP中有2个独立的（）位累加器A和B，可以存放算术逻辑单元ALU或乘累加单元MAC的运算结果。
