首页建筑工程考试注册电气工程师电气工程公共基础
(单选题)

在VHDL语言中,变量的赋值符是()。

A=

B:=

C<=

D==

正确答案

来源:www.examk.com

答案解析

相似试题

  • (单选题)

    在VHDL语言中,信号赋值语句使用的代入符是()

    答案解析

  • (单选题)

    在VHDL语言中,不同类型的数据是()的。

    答案解析

  • (单选题)

    在VHDL语言中,ARCHITECTURE中的语句都是()执行的语句。

    答案解析

  • (单选题)

    结构体中的变量应在VHDL程序中()部分给予说明。

    答案解析

  • (简答题)

    简述VHDL语言的主要优点。

    答案解析

  • (多选题)

    在VHDL程序中,以下4个部分,()可以有顺序执行语句。

    答案解析

  • (单选题)

    .在VHDL程序设计中,下面4个部分,()不是可编译的源设计单元。

    答案解析

  • (单选题)

    VHDL中的各种逻辑运算中,运算符()的优先级别最高。

    答案解析

  • (多选题)

    在逻辑代数中的变量称为逻辑变量,用字母A、B、C、…表示,逻辑变量只有()两种取值。

    答案解析

快考试在线搜题