C.PU在T1、T2、T3、T4这四个状态完成一个总线周期。
在T1状态，把地址信息从地址线A19～A16，A15～A8和AD7～AD0上输出，且立即发出地址锁存信号ALE，把在A19～A16上出现的高4位地址和在AD15～AD0（8088则是AD7～AD0）上出现的地址，在外部地址锁存器上锁存。
在T2状态，CPU发送读写等控制命令。
在T3、T4状态，CPU发送或接收数据，并在T4状态结束此总线周期。
当外部存储器或I/O端口的时序不能与CPU的时序相配合时，就需要插入TW周期。因此，在CPU中设计了一条准备就绪READY输入线，即存储器或I/O端口输给CPU的状态线。CPU在T3采样READY线，若为高电平，则在T3状态后进入T4状态。若存储器或I/O端口来不及在T4状态的前沿把数据准备好，则当CPU在T3状态采样时应使READY线为低电平，并在T3状态后插入一个等待状态TW。
（简答题）
在总线周期的T1、T2、T3、T4状态，CPU分别执行什么动作？什么情况下需要插入等待状态TW？TW在哪儿插入？怎样插入？
正确答案
答案解析
略
相似试题
（简答题）
在8086总线周期的T1、T2、T3、T4状态，CPU分别执行什么动作？
（单选题）
总线周期为T1、T2、T3、T4，若要增加等待状态TW，它应插在（）之后
（填空题）
8086在每个总线周期的T3状态开始对（）信号进行采样，若其为高电平，则进入T4状态。
（简答题）
假定有一条MIPS伪指令“Bcmp $t1，$t2，$t3”，其功能是实现对两个主存块数据的比较，$t1和$t2中分别存放两个主存块的首地址，$t3中存放数据块的长度，每个数据占四个字节，若所有数据都相等，则将0置入$t1；否则，将第一次出现不相等时的地址分别置入$t1和$t2并结束比较。若$t4和$t5是两个空闲寄存器，请给出实现该伪指令的指令序列，并说明在类似于P.185图6.32的多周期数据通路中执行该伪指令时要用多少时钟周期。
（简答题）
试将森林 F={ T1，T2，T3，T4 }转换为一棵二叉树。
（单选题）
8086的写总线周期在T4状态（）
（单选题）
8086的写总线周期在T3状态（）
（单选题）
8086的写总线周期在T2状态（）
（单选题）
8086的写总线周期在T1状态（）
