(判断题)
同步时序逻辑电路中各触发器的时钟脉冲CP不一定相同。
A对
B错
正确答案
答案解析
略
相似试题
(判断题)
同步时序电路具有统一的时钟CP控制。
(简答题)
图是一个自循环移位寄存器逻辑图,触发器初始状态为100,在CP端连续输入6个时钟脉冲,用表格形式列出在6个时钟脉冲作用下3个触发器的状态变化。
(简答题)
如图所示电路是由D触发器和与门组成的移相电路,在时钟脉冲作用下,其输出端A,B输出2个频率相同、相位不同的脉冲信号。试画出端的时序图。
(单选题)
题13图所示逻辑电路中,当A=1,B=0时,CP脉冲来到后JK触发器()。
(简答题)
设图示电路中各触发器的初态Q0Q1Q2Q3=0001,已知CP脉冲,试列出各触发器Q的状态表,并画出波形图。
(填空题)
D触发器的逻辑功能是:CP脉冲触发有效时()。
(单选题)
同步时序逻辑电路和异步时序逻辑电路比较,其差别在于后者()
(简答题)
说明同步时序逻辑电路和异步时序逻辑电路有何不同?
(填空题)
触发器和时序逻辑电路都具有()功能,在某一时刻的输出不仅取决于此时的(),还与电路()有关。