（判断题）
所谓上升沿触发，是指触发器的输出状态变化是发生在CP=1期间。（）
A对
B错
正确答案
答案解析
略
相似试题
（简答题）
试用下降沿JK触发器设计一个递增同步六进制计数器。要求计数器的状态转换代码具有相邻性（相邻两组代码中只有一位代码不同），且代码不包含全0和全1的码组。根据题意列出电路的状态转移真值表和卡诺图；写出状态方程、驱动方程，输出方程，检查启动特性。
（填空题）
触发器有（）个稳定状态，通常用（）端的输出状态来表示触发器的状态。
（判断题）
当CP处于下降沿时，触发器的状态一定发生翻转。
（单选题）
同步JK触发器输出的状态，触发器置1为（）
（单选题）
正边沿触发器在（）时，输出端的逻辑状态会发生改变（即触发有效）。
（单选题）
对于钟控RS触发器，若要求其输出“0”状态不变，则输入的RS信号（）
（简答题）
已知下降沿JK触发器的CP，K，K波形如图所示，试分别画出其Q端的波形。设，触发器的初始状态为0。
（简答题）
图示是用四个JK触发器组成的四位二进制加法计数器。所有触发器的J=K=1。 （1）试说明其工作原理。 （2）各JK触发器的翻转，是在其各自时钟脉冲的上升沿还是下降沿？ （3）设Q0、Q1、Q2、Q3的初始值均为0。已知CP的波形如图所示，试画出Q0、Q1、Q2、Q3的波形。
（判断题）
同步D触发器在CP=1期间，D端输入信号变化时，对输出Q端没有影响。
