（单选题）
在VHDL的FOR_LOOP语句中的循环变量是一个临时变量，属于LOOP语句的局部量，（）事先声明。
A必须
B不必
C其类型要
D其属性要
正确答案
答案解析
略
相似试题
（单选题）
在VHDL中，语句”FORIIN0TO7LOOP”定义循环次数为（）次。
（单选题）
在VHDL的CASE语句中，条件句中的“=>”不是操作符号，它只相当与（）作用。
（填空题）
在VHDL的端口声明语句中，端口方向包括（）、（）、（）和（）。
（单选题）
在VHDL中，PROCESS结构内部是由（）语句组成的。
（单选题）
在VHDL中，PROCESS本身是（）语句。
（填空题）
在VHDL中，PROCESS本身是（）语句。
（单选题）
在VHDL的并行语句之前，可以用（）来传送往来信息。
（单选题）
在VHDL的端口声明语句中，用（）声明端口为输入方向。
（单选题）
在VHDL中，可以用语句（）表示检测clock下降沿。
