（单选题）
在VHDL中（）不能将信息带出对它定义的当前设计单元。
A信号
B常量
C数据
D变量
正确答案
答案解析
略
相似试题
（单选题）
在VHDL中，为定义的信号赋初值，应该使用（）符号。
（单选题）
在VHDL语言描述中。定义数据类型通常采用的关键词是（）
（填空题）
在VHDL中，预定义的（）可用于检出时钟边沿，完成定时检查，获得未约束的数据类型的范围等。
（单选题）
在VHDL中，语句”FORIIN0TO7LOOP”定义循环次数为（）次。
（单选题）
VHDL语言中变量定义的位置是（）。
（单选题）
VHDL语言中信号定义的位置是（）。
（简答题）
编写一个2输入与门的VHDL程序，请写出库、程序包、实体、构造体相关语句，将端口定义为标准逻辑型数据结构
（单选题）
在VHDL的并行语句之前，可以用（）来传送往来信息。
（填空题）
一般将一个完整的VHDL程序称为（）
