（单选题）
在VHDL中，为定义的信号赋初值，应该使用（）符号。
A=：
B=
C：=
D<=
正确答案
答案解析
略
相似试题
（单选题）
VHDL语言中信号定义的位置是（）。
（单选题）
在VHDL中，语句”FORIIN0TO7LOOP”定义循环次数为（）次。
（单选题）
在VHDL语言描述中。定义数据类型通常采用的关键词是（）
（单选题）
在一个VHDL设计中idata是一个信号，数据类型为integer，数据范围0to127，下面哪个赋值语句是正确的。（）。
（单选题）
在VHDL中（）不能将信息带出对它定义的当前设计单元。
（单选题）
在一个VHDL设计中Idata是一个信号，数据类型为std_logic_vector，试指出下面哪个赋值语句是错误的。（）。
（填空题）
在VHDL中，预定义的（）可用于检出时钟边沿，完成定时检查，获得未约束的数据类型的范围等。
（单选题）
MCS51单片机中，希望定时/计数器0计数5000次，在方式1的情况下，应该写入的初值为（）
（单选题）
VHDL语言中变量定义的位置是（）。
