（判断题）
对于PC总线输出高电平信号而言，负载能力是指由信号源吸收负载的输入电流。
A对
B错
正确答案
答案解析
略
相似试题
（判断题）
对于PC总线输出低电平信号而言，负载能力是指当它吸收了规定电流时，仍然保持逻辑低电平。
（填空题）
8086在每个总线周期的T3状态开始对（）信号进行采样，若其为高电平，则进入T4状态。
（填空题）
PC总线中，为低电平时，表明CPU对端口进行（）操作
（简答题）
某机字长16位，CPU地址总线18位，数据总线16位，存储器按字编址，CPU的控制信号线有：MREQ#（存储器访问请求，低电平有效），R/W#（读写控制，低电平为写信号，高电平为读信号）。试问：【＊＊，★，包捷5.2，编号3.3，3.5.2】
（简答题）
某机字长16位，CPU地址总线18位，数据总线16位，存储器按字编址，CPU的控制信号线有：MREQ#（存储器访问请求，低电平有效），R/W#（读写控制，低电平为写信号，高电平为读信号）。试问：【＊＊，★，包捷5.2，编号3.3，3.5.2】
（简答题）
某机字长16位，CPU地址总线18位，数据总线16位，存储器按字编址，CPU的控制信号线有：MREQ#（存储器访问请求，低电平有效），R/W#（读写控制，低电平为写信号，高电平为读信号）。试问：【＊＊，★，包捷5.2，编号3.3，3.5.2】
（简答题）
某机字长16位，CPU地址总线18位，数据总线16位，存储器按字编址，CPU的控制信号线有：MREQ#（存储器访问请求，低电平有效），R/W#（读写控制，低电平为写信号，高电平为读信号）。试问：【＊＊，★，包捷5.2，编号3.3，3.5.2】
（简答题）
某机字长16位，CPU地址总线18位，数据总线16位，存储器按字编址，CPU的控制信号线有：MREQ#（存储器访问请求，低电平有效），R/W#（读写控制，低电平为写信号，高电平为读信号）。试问：【＊＊，★，包捷5.2，编号3.3，3.5.2】
（填空题）
定时器/计数器输出信号OUT输出高电平信号时，表明（）单元计数值减1，已等于（）。
